Приложение E. Стандартные библиотеки компонентов PSpice

Это приложение содержит сокращенную версию стандартной библиотеки компонентов OrCAD PSpice, в которую частично включены библиотеки компонентов различных типов. Ниже приведен перечень компонентов, включенных в эту библиотеку:

Имя компонента Тип компонента
Q2N2222 Биполярный NPN-транзистор
Q2N2907A Биполярный PNP-транзистор
Q2N3904 Биполярный NPN-транзистор
Q2N3906 Биполярный PNP-транзистор
D1N750 Стабилитрон (зенеровский диод)
MV2201 Диод с емкостью, управляемой напряжением
D1N4002 Мощный диод
D1N4148 Ключевой диод
MBD101 Ключевой диод
J2N3819 N-канальный полевой транзистор
J2N4393 N-канальный полевой транзистор
IXGH40N60 N-канальный IGBT-транзистор
LM324 Линейный операционный усилитель
LF411 Линейный операционный усилитель
UA741 Линейный операционный усилитель
LM111 Компаратор напряжения
K3019PL_3C8 Ферритовый магнитопровод
К502Т300_3С8 Ферритовый магнитопровод
К528Т50 (L3C8) Ферритовый магнитопровод
KRM8PL_3C8 Ферритовый магнитопровод
IRF150 Мощный полевой транзистор МОП N-типа
IRF9140 Мощный полевой транзистор МОП Р-типа
PAL20RP4B Программируемое логическое устройство
A4N25 Оптопара
2N5444 Кремниевый управляемый выпрямитель
555D таймер 555
P/L2C Сдвоенная, однородная, сосредоточенная T-образная линия передачи
P/L2C_A Соединенный, неоднородная, сосредоточенная Т-образная линия передачи
P/LS Одиночная, сосредоточенная линия передачи
Р/T2С Сдвоенная, однородная, распределенная линия передачи
Р/Т2С_А Сдвоенная, неоднородная, распределенная (асимметричная) линия передачи
P/TS Одиночная, распределенная линия передачи
54152А Мультиплексор/селектор данных 8-1
7400 Четыре 2-входовых положительных И-НЕ
7401 Четыре 2-входовых положительных И-НЕ с открытым коллектором
7402 Четыре 2-входовых положительных ИЛИ-НЕ
7403 Четыре 2-входовых положительных И-НЕ с открытым коллектором
7404 Шесть инверторов
7405 Шесть инверторов с открытым коллектором
7406 Шесть инверторов буферов/драйверов с высоковольтными выходами и открытым коллектором
7407 Шесть буфер/драйверов с высоковольтными выводами и открытыми коллекторами
7408 Четыре 2-входовых положительных И
7409 Четыре 2-входовых положительных И с выходами с открытым коллектором
7410 Три 3-входовых положительных И-НЕ
74100 8-разрядный бистабильный триггер-защелка
74107 Два J-K-триггера с очисткой
74109 Два J-K-триггера с запуском положительных фронтом
7411 Три 3-входовых положительных И
74S11 Три 3-входовых положительных И ТТЛ серии S
74110 Ведущий/ведомый J-K-триггер со схемой И на входе и захватом данных
74111 Двойной ведущий/ведомый J-K-триггер с захватом данных
7412 Три 3-входовых положительных И-НЕ с открытым коллектором
74121 Неперезапускаемый моностабильный мультивибратор с триггером Шмитта на входе
74122 Перезапускаемый моностабильный мультивибратор
74123 Перезапускаемый моностабильный мультивибратор
74125 Четыре буфера шины с тремя состояниями выходов
74126 Четыре буфера шины с тремя состояниями выходов
74128 Драйверы линейных усилителей
7413 Две 4-входовые схемы И-НЕ с триггером Шмитта
74132 Четыре 2-входовые схемы И-НЕ с триггером Шмитта
74136 Четыре 2-входовые схемы исключающего ИЛИ с открытым коллектором
7414 Шесть инверторов с триггерами Шмитта
74147 Приоритетный шифратор из 10 в 4
74148 Приоритетный шифратор из 8 в 3
74151А Мультиплексор/селектор данных из 8 в 1
74153 Два мультиплексора/селектора данных из 4 в 1
74154 Дешифратор/демультиплексор из 4 в 16
74155 Дешифратор/демультиплексор из 2 в 4
74156 Дешифратор/демультиплексор из 2 в 4 с открытыми коллекторами
74157 Четыре мультиплексора/селектора данных из 2 в 1
74159 Дешифратор/демультиплексор из 4 в 16 с открытыми коллекторами
7416 Шесть инверторов буфер/драйверов с высоковольтными выводами и открытыми коллекторами
74160 Синхронные 4-разрядные десятичные счетчики с асинхронной очисткой
74161 Синхронные 4-разрядные двоичные счетчики с прямой очисткой
74162 Синхронные 4-разрядные двоичные счетчики с синхронной очисткой
74163 Синхронные 4-разрядные двоичные счетчики
74164 8-разрядные регистры с последовательным сдвигом и параллельными выходами
7417 Шесть буферов/драйверов с высоковольтными открытыми коллекторами
74173 Регистр D-типа 4-разрядный с тремя состояниями выхода
74174 Шесть D-триггеров с очисткой
74175 Четыре D-триггера с очисткой
74176 Десятичный и двоичный счетчик/защелка с предустановкой на 35 МГц
74177 Десятичный и двоичный счетчик/защелка с предустановкой на 35 МГц
74178 4-разрядный сдвиговый регистр с параллельным доступом
74179 4-разрядный сдвиговый регистр с параллельным доступом
74181 Генератор с функциями АЛУ
74182 Генератор ускоренного переноса
74184 Преобразователь двоично-десятичного кода в двоичный
74185А Преобразователь двоичного кода в двоично-десятичный
74194 4-разрядный двунаправленный универсальный сдвиговый регистр
74195 4-разрядный сдвиговый регистр с параллельным доступом
74196 4-разрядный десятичный счетчик/защелка с предустановкой
74197 4-разрядный двоичный счетчик/защелка с предустановкой
7420 Две 4-входовые схемы И-НЕ
7422 Две 4-входовые схемы И-НЕ с открытыми коллекторами
7423 Две 4-входовых схемы ИЛИ-НЕ со стробированием
74246 Декодер/драйвер двоично-десятичного кода в сигнал 7-сегментного индикатора с открытыми коллекторами
74248 Декодер/драйвер двоично-десятичного кода в сигнал 7-сегментного индикатора с встроенными «подтягивающими» резисторами (pullup)
74249 Декодер/драйвер двоично-десятичного кода в сигнал 7-сегментного индикатора с открытыми коллекторами
7425 Две 4-входовые схемы ИЛИ-HE со стробированием
74251 Мультиплексор/селектор данных из 8 в 1 с тремя состояниями выходов
74259 8-разрядный адресуемый регистр-защелка
7426 И-НЕ для высоковольтного интерфейса
74265 Четыре элемента с комплементарными выходами
7427 Три 3-входовые схемы ИЛИ-НЕ
74273 Восемь D-триггеров с очисткой, запускаемых по фронту
74276 Четыре JK-триггера
74278 4-разрядный каскадируемый приоритетный регистр
74279 Четыре защелки SBAR-RBAR
7428 Четыре 2-входовые буфера ИЛИ-НЕ
74283 Полный 4-разрядный двоичный сумматор с быстрым переносом
74290 4-разрядный десятичный счетчик, асинхронный
74293 4-разрядный двоичный счетчик, асинхронный
74298 Четыре 2-входовых мультиплексора с запоминанием
7430 8-входовая схема И-НЕ
7432 Четыре 2-входовых схемы ИЛИ
7433 Четыре 2-входовых буфера ИЛИ-НЕ с открытыми коллекторами
74351 Два селектора данных/мультиплексора с тремя состояниями выходов
74365А Шесть драйверов линии с тремя состояниями выходов
74366А Шесть драйверов линии с тремя состояниями выходов
74367А Шесть драйверов линии с тремя состояниями выходов
74368А Шесть драйверов линии с тремя состояниями выходов
7437 Четыре 2-входовых буфера И-НЕ
74376 Четыре JK-тригера
7438 Четыре 2-входовых буфера И-НЕ с открытыми коллекторами
7439 Четыре 2-входовых буфера И-НЕ с открытыми коллекторами
74390 4-разрядный десятичный счетчик, асинхронный
74393 4-разрядный двоичный счетчик, асинхронный
7440 Два 4-входовых буфера И-НЕ
74425 Четыре буфера шины с тремя состояниями выходов
74426 Четыре буфера шины с тремя состояниями выходов
7442А Дешифратор двоично-десятичный.десятичный из 4 в 10
7443А Дешифратор Excess-3 кода в десятичный код из 4 в 10 линий
7444А Дешифратор из кода Грея в десятичный 4-10 линий
7445 Дешифратор/драйвер из двоично-десятичного в десятичный код с открытыми коллекторами
7446А Дешифратор/драйвер из двоично-десятичного в код 7-сегментного индикатора с открытыми коллекторами
7448 Дешифратор/драйвер из двоично-десятичного в код 7-сегментного индикатора со встроенными «подтягивающими» (pullup) резисторами
7449 Дешифратор/драйвер из двоично-десятичного в код 7-сегментного индикатора с открытыми коллекторами
74490 4-разрядный десятичный счетчик, асинхронный
7450 Два 2-wide 2-входовых И-ИЛИ-НЕ
7451 И-ИЛИ-НЕ
7453 Расширяемый 4-wide И-ИЛИ-НЕ
7454 4-wide И-ИЛИ-НЕ
7460 Два 4-входовых расширителя
7470 Запускаемый фронтом JK-триггер с предустановкой, очисткой и схемой И на входе
7472 Ведущий-ведомый JK-триггер с предустановкой, очисткой и схемой И на входе
7473 Два JK-триггера с очисткой
7474 Два запускаемых фронтом D-триггера с предустановкой
7475 4-разрядная бистабильная защелка (два 2-разрядных общих таймера и 4-разрядная бистабильная защелка)
7476 Два JK-триггера с предустановкой и очисткой
7477 4-разрядная бистабильная защелка
7482 2-разрядный двоичный полный сумматор
7483А 4-разрядный двоичный полный сумматор с быстрым переносом
7485 4-разрядный компаратор чисел
7486 Четыре 2-входовых исключающих ИЛИ
7491А 8-разрядный сдвиговый регистр
7492А Счетчик, делящий на 12, 4-разрядный, асинхронный
7493А Счетчик двоичный 4-разрядный, асинхронный
7494 4-разрядный сдвиговый регистр
7495А 8-разрядный параллельный сдвиговый регистр
7496 8-разрядный последовательный сдвиговый регистр с параллельным выходом
Библиотека параметров моделей биполярных транзисторов

Ниже приведена сокращенная версия библиотеки моделей OrCAD для биполярных транзисторов (BJT). Параметры для каждого компонента в этой библиотеке моделей были получены из справочных данных. Каждый компонент характеризовался с использованием опции Parts. Устройства могут также характеризоваться без использования Parts следующим образом:

NE, NC Обычно равны 4
BF, ISE, IKF Они получены из номинальной кривой зависимости коэффициента усиления от тока коллектора. Величина BF определяется коэффициентом усиления в среднем диапазоне. Отношение ISE/IS определяется точкой перегиба характеристики при низких значениях тока, IKF — при высоких значениях
ISC Устанавливается равным ISE
IS, RB, RE, RC Они определяются по заданным номинальным зависимостям VBE(IC) и VCE(IC) при насыщении. IS определяется низким значением тока VBE. Величина RB+RE определяется крутизной нарастания VBE при росте IС. Величина RE+RC определяется крутизной нарастания VCE при росте IС. Сопротивление RC обычно устанавливается равным 0
VAF Напряжения, определенные на листе данных, используются, чтобы установить VAF, чтобы дать номинальное полное сопротивление выхода (RO на .ОР распечатке) на листе данных
CJC, CJE Используются напряжения, определенные в справочных данных, чтобы установить CJC и CJE, чтобы дать номинальные емкости входа и выхода (CPI и CMU на распечатке по директиве .OP; Cibo и Cobo на листе данных)
TF Используются напряжения и токи, заданные в справочных данных для вычисления FT. Время пролета TF выбирается таким, чтобы получить номинальное значение FT при распечатке по директиве .ОР
TR Используются графики нарастания и спада из справочных данных, чтобы откорректировать TR (и при необходимости TF) таким образом, чтобы анализ переходных процессов давал номинальные значения задержки включения, времени нарастания, времени накопления и времени спада
KF, AF Эти параметры устанавливаются только тогда, когда в справочных данных приведена спецификация шума. Тогда AF устанавливается равным 1, a KF — таким, чтобы общий шум в коллекторе превышал шум генератора в коллекторе на заданное число децибел

.model Q2N2222 NPN(Is = 14.34f Xti=3 Eg=1.11 Vaf=74.03 Bf=255.9 Ne=1.307

+ Ise=14.34f Ikf=.2847 Xtb=1.5 Br=6.092 Nc=2 Isc=0 Ikr=0 Rc=1

+ Сjc=7.306p Mjc=.3416 Vjc=.75 Fc=.5 Cje=22.01p Mje=.377 Vje=.75

+ Tr=46.91n Tf=411.1p Itf=.6 Vtf=1.7 Xtf=3 Rb=10)

National pid=19 case=T018

88-09-07 barn creation

.model Q2N2907A PNP(Is=650.6E-18 Xti=3 Eg=1.11 Vaf=115.7 Bf=231.7 Ne=1.829

+ Ise = 54.81f Ikf = 1.079 Xtb = 1.5 Br=3.563 Nc = 2 Isc = 0 Ikr = 0 Rc=.715

+ Сjc=14.76p Mjc=.53 83 Vjc=.75 Fc=.5 Cje = 19.82p Mje=.3357 Vje=.75

+ Tr=111.3n Tf=603.7p Itf=.65 Vtf=5 Xtf=1.7 Rb=10)

National pid=63 case=T018

88-09-09 bam creation

.model Q2N3904 NPN (Is=6.734f Xti=3 Eg=1.11 Vaf=74.03 Bf=416.4 Ne=1.259

+ Ise = 6.734f Ikf=66.78m Xtb=1.5 Br=.7371 Nc = 2 Isc=0 Ikr = 0 Rc=1

+ Сjс = 3.638p Mjc=.3085 Vjc=.75 Fc=.5 Cje = 4.493p Mje=.2593 Vje=.75

+ Tr=239.5n Tf = 301.2p Itf=.4 Vtf=4 Xtf=2 Rb=10)

National pid=23 case=T092

88-09-08 barn creation

.model Q2N3906 PNP(Is=1.41f Xti=3 Eg=1.11 Vaf=18.7 Bf=180.7 Ke=1.5 Ise=0

+ Ikf=80rn Xtb=1.5 Br=4.977 Nc=2 Isc=0 Ikr=0 Rc=2.5 Cjc=9.728p

+ Mjc=.5776 Vjc=.75 Fc=.5 Cje=8.063p Mje=.3677 Vje=.75 Tr=33.42n

+ Tf = 179.3p Itf = .4 Vtf = 4 Xtf = 6 Rb=10)

National pid=66 case=T092

88-09-09 bam creation

Библиотека параметров моделей диодов

Ниже приведена сокращенная версия библиотеки моделей OrCAD для диодов. Параметры в этой библиотеке моделей были получены из справочных данных для каждого компонента. Параметры для большинства компонентов задавались с использованием опции Parts.

Компоненты могут также задаваться без опции Parts следующим образом:

IS Номинальный ток насыщения
RS Для стабилитронов: номинальное сопротивление при малом сигнале и номинальном рабочем токе
IB Для стабилитронов: устанавливается равным номинальному току насыщения
IBV Для стабилитронов: при номинальном рабочем токе IBV равно установленному напряжению зенеровского пробоя

Стабилитроны

Суффикс «А» не изменяет параметров стабилитронов (то есть прибор 1N750A имеет те же параметры, что и 1N750).

.model D1N750 D (Is = 880.5E-1S Rs=.25 Ikf = 0 N=1 Xti = 3 Eg=1.11 Сjo = 175p M=.5516

+ Vj = .75 Fc= .5 Isr=1.859n Nr=2 Bv=4.7 Ibv=20.245m Nbv=1.6989

+ Ibv1 = 1.9556m Nbv1 = 14.976 Tbv1 = -21.277u)

Motorola pid=lN750 case=DO-35

39-9-18 gjg

Vz = 4.7@ 20mA, Zz=300@1mA, Zz=12.5@5mA, Zz = 2.6@20mA

Диоды с емкостью, зависящей от напряжения (варикапы)

Параметры в этой библиотеке моделей были получены из справочных данных для каждого компонента и задавались с использованием опции Parts.

.model MV2201 (Is=1.365p Rs = 1 Ikf = 0 N=1 Xti = 3 Eg=1.11 jo=14.93p M=.4261

+ Vj = .75 Fc =.5 Isr=16.02p Nr=2 Bv=2 Ibv=10u)

Motorola pid=MV2201 case=182-03

88-09-22 bam creation

Ключевые диоды

.model D1N4148 D(Is = 2.682n N = 1.836 Rs=.5664 Ikf = 44.17m Xti = 3 Eg=1.11

+Tt=11.54n)

Cjo=4p M=.3333 Vj=.5 Fc=.5 Isr=1.565n Nr=2 Bv=100 Ibv = 100u

.model MBD101 D(Is=192.1p Rs=.1 1kf=0 N=1 Xti=3 Eg=1.11 Сjo = 893.8f

+M=98.29m Vj = .75 Fc=.5 Isr=16.91n Nr=2 Bv=5 Ibv=10u)

Motorola pid=MBD101 case=182-03

88-09-22 bam creation

Мощные диоды

+.MODEL D1N4002 D (IS=14.11E-9 N=1.984 RS=33.89E-3 IKF=94.81 XTI = 3

+ EG=1.110 CJO=51.17E-12 M=.2762 VJ=.3905 FC=.5 ISR=100.0Е-12

+ NR=2 BV=100.1 IBV=10 TT=4.761E-6)

Библиотека параметров модели полевого транзистора

Ниже приведена сокращенная версия библиотеки моделей OrCAD для полевых транзисторов. Параметры в этой библиотеке моделей были получены из справочных данных для каждого компонента. Параметры для большинства компонентов задавались с использованием опции Parts.

.model J2N3819 NJF (Beta=1.304m Betatce=-.5 Rd=1 Rs=1 Lambda=2.25m Vto=-3

+ Vtotc = -2.5m Is=33.57f Isr=322.4f N=1 Nr=2 Xti = 3 Alpha=311.7

+ Vk=243.6 Cgd=1.6p M=.3622 Pb=1 Fc=.5 Cgs=2.414p Kf=9.882E-18

+ Af=1)

National pid=50 case=T092

88-08-01 run BVmin=25

.model J2N43 93 NJF(Beta=9.109m Betatce=-.5 Rd=1 Rs=1 Lambda=6m Vto=-1.422

+ Vtotc=-2.5m Is = 205.2f Isr=1.988p N=1 Nr = 2 Xti=3 Alpha=20.98u

+ Vk=123.7 Cgd=4.57p M=.4069 Pb=1 Fc=.5 Cgs=4.06p Kf=123E-18

+ Af = 1)

National pid=51 case=TO18

88-07-13 bam BVmin=40

Библиотека параметров моделей igbt-транзисторов

Параметры в этой библиотеке моделей были получены из справочных данных. Параметры этого компонента задавались с использованием программ Parts и Optimizer:

.MODEL IXGH40N60 NIGBT

+ TAU=287.56E-9

+ KP=50.034

+ AREA=37.500Е-6

+ AGD=18.750Е-6

+ VT=4.1822

+ KF=.36047

+ CGS = 31.942E-9

+ COXD = 53.188E-9

+ VTD=2.6570

Библиотека подсхем операционных усилителей

Ниже приведена сокращенная версия библиотеки моделей OrCAD для линейных подсхем ОУ.

Параметры в библиотеке ОУ были получены из справочных данных для каждого компонента. Используемая макромодель подобна ранее описанной [см. Boyle, Graeme, Barry Cohn, Donald Pederson, and James Solomon, 1974, Macromodeling of integrated circuit operational amplifiers, IEEE Journal of Solid-State Circuits SC-9, no. 6 (December)] Отличия от этой модели вызваны ограничениями, наложенными на выходной каскад. Он был изменен, чтобы уменьшить генерируемые токи для ограничения выходного напряжения и тока короткого замыкания. Параметры модели ОУ соответствуют комнатной температуре, температурные изменения в модели не отражаются. Этот библиотечный файл содержит модели для номинального устройства и не учитывает наихудший случай:

connections:  non-inverting input

              | inverting input

              | | positive power supply

              | | | negative power supply

              | | | | output

              | | | | |

.subckt LM324 1 2 3 4 5

c1 11 12 2.887E-12

c2 6 7 30.00E-12

dc 5 5 3 dx

de 54 5 dx

dip 90 91 dx

din 92 90 dx

dp 4 3 dx

egnd 99 0 poly(2)(3,0)(4,0) 0 .5 .5

fb 7 99 poly(5) vb vc ve vlp vln 0 21.22E6 -20E6 20E6 20E6 -20E6

ga 6 0 11 12 188.5E-6

gcm 0 6 10 99 59.61E-9

iee 3 10 dc 15.09E-6

hlim 90 0 vlim 1K

q1 11 2 13 qx

q2 12 1 14 qx

r2 6 9 100.0E3

rc1 4 11 5.305E3

rc2 4 12 5.305E3

re1 13 10 1.845E3

re2 14 10 1.845E3

rcc 10 99 13.25E6

ro1 8 5 50

ro2 7 99 25

rp 3 4 9.082E3

vb 9 0 dc 0

vc 3 53 dc 1.500

ve 54 4 dc 0.65

vlim 7 8 dc 0

vlp 91 0 dc 40

vln 0 92 dc 40

.model dx D(Is = 800.0E-18 Rs = 1)

.model qx PNP (Is = 800.0E-18 Bf = 166.7)

.ends

connections:  non-inverting input

              | inverting input

              | | positive power supply

              | | | negative power supply

              | | | | output

              | | | | |

.subckt uA741 1 2 3 4 5

c1 11 12 8.661E-12

c2 6 7 30.00E-12

dc 5 53 dx

de 54 5 dx

dip 90 91 dx

din 92 90 dx dp 4 3 dx

egnd 99 0 poly(2)(3,0)(4,0) 0 .5 .5

fb 7 99 poly(5) vb vc ve vlp vln 0 10.61E6 -10E6 10E6 10E6 -10E6

ga 6 0 11 12 188.5E-6

gcm 0 6 10 99 5.961E-9

iee 3 10 dc 15.16E-6

hlim 90 0 vlim 1K

q1 11 2 13 qx

q2 12 1 14 qx

r2 6 9 100.0E3

rc1 3 11 5.305E3

rc2 3 12 5.305E3

re1 13 10 1.836E3

re2 14 10 1.836E3

rcc 10 99 13.19E6

ro1 8 5 50

ro2 7 99 100

rp 3 4 18.16E3

vb 9 0 dc 0

vc 3 53 dc 1

ve 54 4 dc 1

vlim 7 8 dc 0

vlp 91 0 dc 40

vln 0 92 dc 40

.model dx D(Is=800.0E-18 Rs=1)

.model qx NPN(Is=800.0E-18 Bf=93.75)

.ends

connections: non-inverting input

              | inverting input

              | | positive power supply

              | | | negative power supply

              | | | | output

              | | | | |

.subckt LF411 1 2 3 4 5

c1 11 12 4.196E-12

c2 6 7 10.00E-12

css 10 99 1.333E-12

dc 5 5 3 dx

de 5 4 5 dx

dip 90 91 dx

din 92 90 dx dp 4 3 dx

egnd 99 0 poly(2) (3,0) (4, 0) 0 .5 .5

fb 7 99 poly(5) vb vc ve vlp vln 0 31.83E6 -30E6 30E6 30E6 -30E6

ga 6 0 11 12 251.4E-6

gcm 0 6 10 99 2.514E-9

iss 3 10 dc 170.0E-6

hlim 90 0 vlim 1K

j1 11 2 13 qx

j2 12 1 14 qx

r2 6 9 100.0E3

rd1 3 11 3.978E3

rd2 3 12 3.978E3

ro1 13 10 1.836E3

ro2 14 10 1.836E3

rcc 10 99 13.19E6

ro1 8 5 50

ro2 7 99 25

rp 3 4 15.00E3

rss 10 99 4 1.176E6

vb 9 0 dc 0

vc 3 53 dc 1.500

ve 54 4 dc 1.500

vlim 7 8 dc 0

vlp 91 0 dc 2 5

vln 0 92 dc 25

.model dx D(Is=800.0E-18 Rs=1m)

.model qx NJF(Is=12.50E-12 Beta=743.3E-6 Vto=-1)

.ends

Компараторы напряжения

Параметры в этой библиотеке компараторов были получены из справочных данных на компоненты. Используемая макромодель была разработана MicroSim Corporation и введена в PSpice с использованием опции Parts. Другая макромодель компаратора (не использованная в данной книге) описана в работе (Getreu, Ian, Andreas Hadiwidjaja, and Johan Brinch, 1976, An integrated-circuit comparator macromodel, IEEE Journal of Solid-State Circuits SC-11, no. 6 (December). В этой работе рассматриваются вопросы моделирования компараторов напряжения.

Параметры рассматриваемой нами модели компаратора соответствуют комнатной температуре, температурные изменения в модели не отражаются. Библиотечный файл содержит модели для номинального устройства и не учитывает наихудший случай.

connections:  non-inverting input

              | inverting input

              | | positive power supply

              | | | negative power supply

              | | | | open collector output

              | | | | | output ground

              | | | | | |

.subckt LM111 1 2 3 4 5 6

f1 9 3 v1 1

iee 3 7 dc 100.0E-6

vi1 21 1 dc .45

vi2 22 2 dc .45

q1 9 21 7 qin

q2 8 22 7 qin

q3 9 8 4 qin

q4 8 8 4 qin

.model qin PNP(Is=800.0E-18 Bf = 833.3)

.model qmi NPN(Is=800.0E-18 Bf = 1002)

.model qmo NPN(Is=800.0E-18 Bf = 1000 Cjc=1E-15 Tr=118.8E-9)

e1 10 6 9 4 1

v1 10 11 dc 0

q5 5 11 6 qoc

.model qoc NPN(Is=800.0E-18 Bf=34.49E3 Cjc=1E-15 Tr=79.34E-9)

dp 4 3 dx

rp 3 4 6.122E3

model dx B(Is = 800.0E-18 Rs = 1)

.ends

Библиотека моделей магнитопроводов

Ниже приведена сокращенная версия библиотеки моделей OrCAD для магнитопроводов. Параметры в библиотеке ОУ были получены из справочных данных для каждого магнитопровода. Модель магнитного материала описана в работе Jiles, D. С, and D. L. Atherton, 1986, Theory of ferromagnetic hysteresis, Journal of Magnetism and Magnetic Materials 61:48-60. Параметры модели для феррита (Ferroxcube 3С8) были получены с использованием кривых гистерезиса В(Н) из каталога изготовителя. Затем была создана библиотека для каждого типоразмера магнитопровода из справочных данных. Обратите внимание, что магнитопровод характеризуется только типоразмером.

Используемый пример:

K2 L2 .99 K1409PL3C8

Примечания:

1. Использование компонента K со ссылкой на модель (ранее он применялся только для катушек с взаимной связью) изменяет смысл величины L: теперь это не значение индуктивности, а число витков обмотки.

2. Компонент К устройства может иметь только одну катушку индуктивности, как в предшествующем примере, где моделируется мощный дроссель.

Схемный файл:

+

| Demonstration of power inductor B-H curve

| To view results with Prove (B-H curve) :

| 1) Add Trace for B(K1)

| 2) set X-axis variable to H(K1)

| Probe x-axis unit is Oersted

| Probe y-axis unit is Gauss

|.tran .1 4

| igen0 0 1 sin (0.1amp 1Hz 0) ; Generator: starts with 0.1 amp sinewave, then

| igen1 0 1 sin(0.1amp 1Hz 1); +0.1amps, starting at 1 second

| igen2 0 1 sin(0.2amp 1Hz 2) ; +0.2 amps, starting at 2 seconds

| igen3 0 1 sin(0.8amp 1Hz 3) ; +0.4 amps, starting at 3 seconds

|RL 1 0 1ohm ; generator source resistance

| LI 1 0 20 ; inductor with 2 0 turns

|K1 LI .9999 K528T500 ; Ferroxcube torroid core

|.model K528T500 3C8 CORE (Ms = 415 .2K A=44.82 C=.4112 K=25.74)

|+ AREA=1.17 PATH = 8.49)

| options it15=C

|.probe

|.end

+

Магнитопровод Ferroxcube (горшок): феррит 3C8

.model K3019PL_ Core(MS=415.2K A=44.82 C=.4112 K=25.74

+ Area=1.38 Path=4.52)

Прямоугольный магнитопровод Ferroxcube: феррит 3C8

.model KRM8PL_3C8 Core(MS=415.2K A=44.82 C=.4112 K=25.74

+ Area=.630 Path = 3.84)

Тороидальный магнитопровод Ferroxcube: феррит 3C8

.model K502T300_3C8 Core (MS = 415.2K A=44.82 C=.4112 K=25.74

+ Area=.371 Path = 7.32)

.model K528T500_3C8 Core(MS=415.2K A=44.82 C=.4112 K=25.74

+ Area = 1.17 Path = 8.49)

Библиотека параметров моделей транзисторов MOSFET (для «мощных» MOSFET)

Ниже приведена сокращенная версия библиотеки моделей OrCAD для мощных полевых транзисторов (MOSFET). Параметры в этой библиотеке моделей были получены из справочных данных для каждого компонента. Характеристики каждого компонента задавались с использованием опции Parts. Транзисторы могут также характеризоваться без использования Parts следующим образом:

LEVEL Устанавливается равным 3 (прибор с коротким каналом)
ТОХ Определяется классом затвора
L, LD, W, WD Полагаем L=2u (вычисляется из входной емкости)
XJ, NSUB Отображает технологию изготовления
IS, RD, RB Определяется из параметра «прямое падение на диоде исток-сток» или из зависимости Idr от Vsd
RS Определяется из параметра Rds(on)
RDS Определяется из параметра или графика Idss
VTO, UO, THETA Определяется из семейства выходных характеристик Ids(Vds) с шагом по параметру Vgs
ETA, VMAX, CBS Устанавливается для нулевого эффекта
CBD, PB, MJ Определяется из графика зависимости емкости от Vds
RG Определяется из параметров времени нарастания и времени спада или из временных диаграмм
CGSO, CGDO Определяется из заряда затвора задержки включения и выключения и времени нарастания

Примечание: При описании компонента в вашем схемном файле убедитесь, что узлы истока и подложки соединены, поскольку это осуществляется в реальных устройствах. НЕ ВКЛЮЧАЙТЕ значения для параметров L, W, AD, AS, PD, PS, NRD или NDS! Программа PSpice задает эти значения по умолчанию в командах библиотечной модели. Конечно, вы НЕ ДОЛЖНЫ возвращаться к значениям по умолчанию, если задаете опции с помощью инструкции .OPTIONS, например, если используете

M17 15 23 7 7 IRF150

Изготовители «мощных» МОП-транзисторов сопровождают их относительно законченным набором нормированных статических и динамических характеристик для моделирования. Моделируются следующие эффекты: передаточные характеристики в прямом направлении на постоянном токе, характеристики управления затвором и задержки переключения, сопротивление во включенном состоянии и влияние паразитных обратных диодов. Не смоделированы предельные значения, связанные с выходом прибора из строя (например для случая пробоя при высоком напряжении) и с областью безопасной работы (например при превышении допустимой рассеиваемой мощности) и с шумом.

Для переключений при больших токах советуем вам включать в схемный файл индуктивные элементы в цепи истока и стока. При этом будут смоделированы выбросы напряжения из-за di/dt. Согласно справочным данным компании International Rectifier (1985), рекомендуется использовать следующие значения индуктивностей вывода

ТО-204 (модификация ТО-3): исток = 12,5 нГн, сток = 5,0 нГн

ТO-220: исток = 7,5 нГн, сток = 3,5...4,5 нГн

.model IRF15 0 NMOS(Level=3 Gamma=0 Delta=0 Eta=0 Theta=0 Kappa=0

+Vmax =0 Xj=0

+ Tox=100n Uo=600 Phi=.6 Rs=1.624m Kp=20.53u W=.3 L=2u Vto=2.831

+ Rd=1.03m Rds=444.4K Cbd=3.229n Pb=.8 Mj=.5 Fc=.5 Cgso=9.027n

+ Cgdo=1.679n Rg=13.89 Is=194E-18 N=1 Tt=288n)

Int'l Rectifier pid=IRFC150 case=T03

88-08-25 bam creation

.model IRF914 0 PMOS(Level=3 Gamma=0 Delta=0 Eta=0 Theta=0 Kappa=0 +Vmax =0 Xj = 0

+ Tox=100n Uo=3 00 Phi=.6 Rs = 70.6m Kp=10.15u W=1.9 L=2u Vto=-3.67

+ Rd=60.6 6m Rds=444.4K Cbd=2.141n Pb=.8 Mj=.5 Fc=.5 Cgso = 877.2p

+ Cgdo=369.3p Rg=.811 Is=52.23E-1.8 N=2 Tt=140n)

Int'l Rectifier pid=IRFc9140 case=T03

bam creation$

Цифровые компоненты

7400 четыре 2-входовых положительных И-НЕ

Источник: The TTL Data Book, Vol. 2,1985, Texas Instruments.

.subckt 7400 А В Y

+ . optional: DPWR=$G_DPWR DGND=$G_DGND

+ params: MNTYMXDLY=0 IO_LEVEL=0

U1 nand(2) DPWR DGND

+ А В Y

+ D_00 IO_3TD MNTYMXDLY= {MNTYMXDLY} IO_LEVEL= {IO_LEVEL}

.ends

.model D_00 ugate (

+ tplhty=Hns tplhmx=22ns

+ tphlty=7ns tphlmx=15ns

+ )

7401 четыре 2-входовых положительных И-НЕ с открытым коллектором

Источник: The TTL Data Book, Vol. 2,1985, Texas Instruments.

.subckt 7401 А В Y

+ optional: DPWR=$G_DPWR DGND=$G_DGND

+ params: MNTYMXDLY=0 IO_LEVEL=0

U1 nand(2) DPWR DGND

+ А В Y

D_01 IO_STD_OC MNTYMXDLY={MNTYMXDLY} IO_LEVEL= {IO_LEVEL}

.ends

.model D_01 ugate ( + tplhty=35ns tplhmx=55ns

+ tphlty=8ns tphlmx=15ns

+ )

7402 четыре 2-входовых ИЛИ-НЕ

Источник: The TTL Data Book, Vol. 2, 1985, Texas Instruments.

.subckt 7402 А В Y

+ optional: DPWR=$G_DPWR DGND=$G_DGND

+ params: MNTYMXDLY= 0 IO_LEVEL=0

U1 nor(2) DPWR DGND

+ А В Y

D_02 IO_STD MNTYMXDLY={MNTYMXDLY} IO_LEVEL= {IO_LEVEL}

.ends

.model D_02 ugate (

+ tplhty=12ns tplhmx=22ns

+ tphlty=8ns tphlmx=15ns

+ )

7403 четыре 2-входовых положительных И-НЕ с открытым коллектором

Источник: The TTL Data Book, Vol. 2,1985, Texas Instruments.

.subckt 7403 А В Y

+ optional: DPWR=$G_DPWR DGND=$G_DGND

+ params: MNTYMXDLY=0 IO_LEVEL=0

U1 nand(2) DPWR DGND

+ А В Y

+ D_03 IO_STD_OC MNTYMXDLY={MNTYMXDLY} IO_LEVEL={IO_LEVEL}

.ends

.model D_03 ugate (

+ tplhty=:35ns tplhmx=45ns

+ tphlty=8ns tphlmx=15ns

+ )

7404 шесть инверторов

Источник: The TTL Data Book, Vol. 2,1985, Texas Instruments.

.subckt 7404 A Y

+ optional: DPWR=$G_DPWR DGND = $G_DGND

+ params: MNTYMXDLY= 0 IO_LEVEL=0

U1 inv DPWR DGND

+ AY

+ D_04 IO_STD MNTYMXDLY={MNTYMXDLY} IO_LEVEL={IO_LEVEL}

.ends

.model D_04 ugate(

+ tplhty=12ns tplhmx=22ns

+ tphlty=8ns tphlmx=15ns

+ )

7405 шесть инверторов с открытым коллектором

Источник: The TTL Data Book, Vol. 2,1985, Texas Instruments.

.subckt 7405 A Y

+ optional: DPWR=$G_DPWR DGND=$G_DGND

+ params: MNTYMXDLY=0 IO_LEVEL=0

U1 inv DPWR DGND

+ AY

+ D_05 IO_STD_OC MNTYMXDLY={MNTYMXDLY}

IO_LEVEL={IO_LEVEL}

.ends

.model D_05 ugate (

+ tplhty=40ns tplhmx=55ns

+ tphlty=8ns tphlmx=15ns

+ )

7406 шесть буферов/драйверов с инверсными высоковольтными выходами и открытым коллектором

Источник: The TTL Data Book, Vol. 2, 1985, Texas Instruments.

.subckt 7406 A Y

+ optional: DPWR=$G_DPWR DGND=$G_DGND

+ params: MNTYMXDLY=0 IC_LEVEL=0

01 inv DPWR DGND

+ AY

+ D_06 IO_STD_OC MNTYMXDLY={MNTYMXDLY} IO_LEVEL={IO_LEVEL}

.ends

.model D_06 ugate (

+ tplhty=10ns tplhmx=15ns

+ tphlty=15ns tphlmx=23ns

+ )

7407 шесть буферов/драйверов с высоковольтными выходами и открытым коллектором

Источник: The TTL Data Book, Vol. 2, 1985, Texas Instruments.

.subckt 7407 A Y

+ optional: DPWR=$G_DPWR DGND=$G_DGND

+ params: MNTYMXDLY=0 IC_LEVEL=0

U1 buf DPWR DGND

+ A Y

+ D_07 IO_STD_OC MNTYMXDLY={MNTYMXDLY} IO_LEVEL={IO_LEVEL}

.ends

.model D_07 ugate (

+ tplhty=6ns tplhmx=10ns

+ tphlty=20ns tphlmx=30ns

+ )

7408 четыре 2-входовых положительных И

Источник: The TTL Data Book, Vol. 2, 1985, Texas Instruments.

.subckt 7408 А В Y

+ optional: DPWR=$G_DPWR DGND=$G_DGND

+ params: MNTYMXDLY= 0 IO_LEVEL=0

U1 and(2) DPWR DGND

+ А В Y

+ D_0S IO_STD MNTYMXDLY={MNTYMXDLY} IO_LEVEL={IO_LEVEL}

.ends

.model D_08 ugate (

+ tplhty=17.5ns tplhmx=27ns

+ tphlty=12ns tphlmx=19ns +

)

7409 четыре 2-входовых положительных И с открытым коллектором

Источник: The TTL Data Book, Vol. 2, 1985, Texas Instruments.

.subckt 7409 А В Y

+ optional: DPWR=$G_DPWR DGND=$G_DGND

+ params: MNTYMXDLY=0 IO_LEVEL=0

U1 and (2) DPWR DGND

+ А В Y

+ D_09 IO_STD_OC MNTYMXDLY={MNTYMXDLY} IO_LEVEL={IO_LEVEL}

.ends

.model D_09 ugate (

+ tplhty=21ns tplhmx=32ns

+ tphlty=16ns tphlmx=24ns +

)

7410 три 3-входовых положительных И-НЕ

Источник: TheTTL Data Book, Vol. 2, 1985, Texas Instruments.

.subckt 7410 А В С Y

+ optional: DPWR=$G_DPWR DGND=$G_DGND

+ params: MNTYMXDLY=0 IO_LEVEL=0 U1

nand(3) DPWR DGND

+ ABC Y

+ D_10 IO_STD MNTYMXDLY={MNTYMXDLY} IO_LEVEL={IO_LEVEL}

.ends

.model D_10 ugate (

+ tplhty=11ns tplhmx=22ns

+ tphlty=7ns tphlmx=15ns

+ )

7411 три 3-входовых положительных И

Источник: 1989 National Semiconductor.

.subckt 7411 А В С Y

+ optional: DPWR=$G_DPWR DGND=$G_DGND

+ params: MNTYMXDLY=0 IO_LEVEL=0

U1 and(3) DPWR DGND

+ ABC Y

+ D_11 IO_STD MNTYMXDLY={MNTYMXDLY} IO_LEVEL={IO_LEVEL}

.ends

.model D_11 ugate (

+ tplhmx=27ns

+ tphlmx=19ns

+ )

7412 три 3-входовых положительных И-НЕ с открытым коллектором

Источник: TheTTL Data Book, Vol. 2, 1985, Texas Instruments.

.subckt 7412 А В С Y

+ optional: DPWR=$G_DPWR DGND=$G_DGND

+ params: MNTYMXDLY=0 IO_LEVEL=0

U1 nand(3) DPWR DGND

+ ABC Y

+ D_12 IO_STD_OC MNTYMXDLY={MNTYMXDLY} IO_LEVEL={IO_LEVEL}

.ends

.model D_12 ugate (

+ tplhty=35ns tplhmx=45ns

+ tphlty=8ns tphlmx=15ns

+ )

7413 два 4-входовых положительных И-НЕ с триггерами Шмитта

Источник: The TTL Data Book, Vol. 2, 1985, Texas Instruments.

.subckt 7413 А В С D Y

+ optional: DPWR=$G_DPWR DGND=$G_DGND

+ params: MNTYMXDLY=0 IO_LEVEL=0

U1 nand(4) DPWR DGND

+ А В С D Y

+ D_13 IO_STD_ST MNTYMXDLY={MNTYMXDLY} IO_LEVEL={IO_LEVEL}

.ends

.model D_13 ugate (

+ tplhty=18ns tplhmx=27ns

+ tphlty=15ns tphlmx=22ns

+ )

Примечание: Эти приборы моделировались просто как схемы И-НЕ. Гистерезис моделировался в интерфейсе AtoD.

7414 шесть инверторов с триггерами Шмитта

Источник: The TTL Data Book, Vol. 2, 1985, Texas Instruments.

.subckt 7414 A Y

+ optional: DPWR=$G_DPWR DGND=$G_DGND +

params: MNTYMXDLY=0 IO_LEVEL=0

U1 inv DPWR DGND

+ A Y

+ D_14 IO_STD_ST MNTYMXDLY={MNTYMXDLY} IO_LEVEL={IO_LEVEL}

.ends

.model D_14 ugate (

+ tplhty=15ns tplhmx=22ns

+ tphlty=15ns tphlmx=22ns

+ )

Примечание: Эти приборы моделировались просто как инверторы. Гистерезис моделировался в интерфейсе AtoD.

7420 два 4-входовых положительных И-НЕ

Источник: The TTL Data Book, Vol. 2, 1985, Texas Instruments.

.subckt 7420 А В С D Y

+ optional: DPWR=$G_DPWR DGND=$G_DGND

+ params: MNTYMXDLY=0 IO_LEVEL=0

U1 nand (4) DPWR DGND

+ А В С D Y

+ D_2 0 IO_STD MNTYMXDLY={MNTYMXDLY} IO_LEVEL={IO_LEVEL}

.ends

.model D_20 ugate (

+ tplhty=12ns tplhmx=22ns

+ tphlty=8ns tphlmx=15ns

+ )

7427 три 3-входовых положительных ИЛИ-НЕ

Источник: The TTL Data Book, Vol. 2, 1985, Texas Instruments.

.subckt 7427 А В С Y

+ optional DPWR=$G_DPWR DGND= $G_DGND

+ params: MNTYMXDLY=0 IO_LEVEL=0

U1 nor(3) DPWR DGND

+ ABC Y

+ D_27 IO_STD MNTYMXDLY={MNTYMXDLY} IO_LEVEL={IO_LEVEL}

.ends

.model D_27 ugate (

+ tplhty=10ns tplhmx=15ns

+ tphlty=7ns tphlrax=11ns

+ )

7451И-ИЛИ с инверсным выходом

Источник: The TTL Data Book, Vol. 2, 1985, Texas Instruments.

subckt 7451 ABCDY

+ optional: DPWR=$G_DPWR DGND=$G_DGND

+ params: MNTYMXDLY=0 IO_LEVEL=0

U1 aoi(2,2) DPWR DGND

+ А В С D Y

+ D_51 IO_STD MNTYMXDLY={MNTYMXDLY} IO_LEVEL={IO_LEVEL}

.ends

7470 запускаемый фронтом JK-триггер с предустановкой, очисткой и схемой И на входе

Источник: The TTL Data Book, Vol. 2,1985, Texas Instruments.

.subckt 7470 CLK PREBAR CLRBAR J1 J2 JBAR K1 K2 KBAR Q QBAR

+ optional: DPWR=$G_DPWR DGND=$G_DGND

+ params: MNTYMXDLY= 0 IO_LEVEL=0

U1V inva(3) DPWR DGND

+ CLK JBAR KBAR CLKBAR J3 K3

+ D0_GATE IO_STD IO_LEVEL={IO_LEVEL}

U2A anda(3,2) DPWR DGND

+ J3 J1 J2 K3 K1 K2 J K

+ D0_GATE IO_STD IO_LEVEL={IO_LEVEL}

U3 jkff(1) DPWR DGND

+ PREBAR CLRBAR CLKBAR J K Q QBAR

+ D_7 0 IQ_STD MNTYMXDLY={MNTYMXDLY} IO_LEVEL={IO_LEVEL}

.ends

7473 два JK-триггера с очисткой

Источник: The TTL Data Book, Vol. 2, 1985, Texas Instruments.

.subckt 7473 CLK CLRBAR J K (

+ optional: DPWR=$G_DPWR DGND=$G_DGND

+ params: MNTYMXDLY=0 IO_LEVEL=0

UIBUF bufa(3) DPWR DGND

+ CLRBAR J K CLRBAR_BUF J_BUF K_BUF

+ D0_GATE IO_STD IO_LEVEL={IO_LEVEL}

U2BUF buf DPWR DGND

+ CLK CLK_BUF

+ D_73_4 IO_STD MNTYMXDLY={MNTYMXDLY} IO_LEVEL={IO_LEVEL}

U1 inva(3) DPWR DGND

+ CLKJBUF J_BUF K_BUF CLKBAR JB KB

+ D0_GATE IO_STD

U2A ao(3, 2) DPWR DGND

+ J_BUF QBAR_BUFD K_BUF J_BUF KB $D_HI W1

+ D_73_3 IO_STD MNTYMXDLY={MNTYMXDLY}

U2B ao(3,2) DPWR DGND

+ J_BUF K_BUF Q_BUFD $D_HI JB K_BUF W2

+ D_73_3 IO_STD MNTYMXDLY={MNTYMXDLY}

U3 srff(1) DPWR DGND

+ $D_HI CLRBAR_BUF CLK_BUF W1 W2 Y YB

+ D_73_1 IO_STD MNTYMXDLY={MNTYMXDLY}

U4 srff(1) DPWR DGND

$D_HI CLRBAR_BUF CLKBAR Y YB QBUF QBAR_BUF

+ D_73_2 IC_STD MNTYMXDLY={MNTYMXDLY}

UOBUF bufa (2) DPWR DGND

+ QBUF QBAR_BUF Q QBAR

+ D_73_3 IO_STD MNTYMXDLY={MNTYMXDLY} IO_LEVEL={IO_LEVEL}

UBUF bufa(2) DPWR DGND

+ QBUF QBAR_BUF Q_BUFD QBAR_BUFD

+ D_73_3 IO_STD MNTYMXDLY={MNTYMXDLY}

.ends

7474 два запускаемых фронтом D-триггера с предустановкой и очисткой

Источник: The TTL Data Book, Vol. 2, 1985, Texas Instruments.

.subckt 7474 1CLRBAR ID 1CLK 1PREBAR 1Q 1QBAR

+ optional: DPWR=$G_DPWR DGND=$G_DGND

+ params: MNTYMXDLY=0 IO_LEVEL=0

UFF1 dff(1) DPWR DGND

+ 1PREBAR 1CLRBAR 1CLK ID 1Q 1QBAR

+ D_7 4 IO_STD MNTYMXDLY={MNTYMXPLY} IO_LEVEL={IO_LEVEL}

.ends

.model D_74 ueff (

+ twpclmn=30ns twclklmn=37ns

+ twclkhmn=30ns tsudclkmn=20ns

+ thdclkmn=5ns tppcqlhmx=25ns

+ tppcqhlmx=40ns tpclkqlhty=14ns

+ tpclkqlhmx=25ns tpclkqhlty=20ns + tpclkqhlmx=40ns

+ )

Модели ввода-вывода, цифровой источник питания, модели временных зависимостей и другие модели из библиотеки DIG_IO.LIB

Источник: Copyright 1989,1990, 1991, 1992 by MicroSim Corporation.

Параметры в этой образцовой библиотеке были получены из TTL Data Book, vol. 2, 1985, Texas Instruments, 1-21 to 1-28, 3-4 to 3-9 and 3-79 to 3-81.

Подсхемы AtoD и DtoA

Подсхемы этой библиотеки используются, чтобы преобразовать аналоговые сигналы в цифровые (AtoD — ANALOG to DIGITAL) и цифровые сигналы в аналоговые сигналы (DtoA - DIGITAL to ANALOG). Опция цифрового моделирования PSpice автоматически создает компоненты X, которые ссылаются на эти подсхемы каждый раз, когда необходимо преобразовать цифровой или аналоговый сигнал. Обычно вы не должны непосредственно использовать эти подсхемы. Однако если вам необходимо добавить новые подсхемы AtoD или DtoA, то порядок следования узлов и их параметры должны быть такими:

AtoD:

.subckt <имя> <аналоговый узел> <цифровой узел> <узел источника> <узел земли>

+ params: CAPACITANCE = 0

DtoA:

.subckt <имя> <цифровой узел> <аналоговый узел> <узел источника > <узел земли>

+ params: DRVL=0 DRVH=0 CAPACITANCE=0

Модели входов-выходов

Модели входов-выходов (I/O) определяют имена подсхем AtoD и DtoA которые должна использовать программа PSpice, чтобы преобразовать аналоговые сигналы в цифровые или наоборот. (Модели ввода-вывода (I/O) описывают характеристики нагрузки и запуска.) До четырех имен каждой из подсхем AtoD и DtoA может быть определено в модели I/O при использовании параметров от AtoD1 до AtoD4 и от DtoA1 до DtoA4. Подсхема, которая будет фактически использована, зависит от значения параметра IO_LEVEL, приведенного в ссылке на подсхему.

Как принято в этой библиотеке, уровни имеют следующие определения:

IO_LEVEL Описание
1 AtoD генерирует X, R и F в промежутке от VIL max до VTH min
2 AtoD переходит непосредственно от 0 к 1 при уровне Vt
3 Неиспользуемый (такой же, как уровень 1)
4 Неиспользуемый (такой же, как уровень 2)

Отметим, что входы, на которых сигнал поступает на встроенные в микросхему триггеры Шмитта, всегда переходят непосредственно от 0 к 1. Например, чтобы определить базисный интерфейс без промежуточного значения X, необходимо использовать

X1 in out 74LS04 PARAMS: IO_LEVEL=2

Если значение IO_LEVEL для компонента не определено, используется значение, заданное по умолчанию. Заданный по умолчанию уровень управляется параметром DIGIOLVL директивы .OPTION, значение которого по умолчанию равно 1.

Времена переключения

Модели I/O включают параметры времени переключения с низкого уровня на высокий и обратно (TSWLHN и TSWHLN). Имеются различные пары TSWLHN и TSWHLN для каждого значения IO_LEVEL. Эти временные интервалы вычитаются из времени задержки распространения для устройств, которые имеют подсхему DtoA, созданную при их выводе. Под временем переключения понимается время, необходимое DtoA, чтобы изменить выходное напряжение от установившегося состояния до логического порога.

Значения времени переключения выбраны так, чтобы вставка пары DtoA/AtoD на пути логического сигнала не изменяла полную задержку распространения. (Считается, что выход аналогового сигнала не нагружен).

Источники питания

Модели I/O также определяют имя подсхемы источника питания цифровых компонентов. Эти подсхемы вызываются в случае создания любых интерфейсов AtoD/DtoA.

Цифровые источники питания

PSpice автоматически вызывает подсхему источника питания при создании интерфейсов AtoD или DtoA. Возникающие в результате цифровые узлы источника питания используются интерфейсами AtoD/DtoA. Определение имени подсхемы источника питания является частью алгоритма моделей I/O. В настоящее время эти источники питания имеют следующие параметры:

Тип компонента Имя подсхемы Создаваемые узлы
ТТЛ DIGIFPWR $G_DPWR $G_DGND

PSpice всегда использует узел 0 как необходимый опорный аналоговый узел «GND» (земля). По умолчанию, узлы, созданные обращением подсхемы — это глобальные узлы ($G_xxx), которые используются всеми библиотеками компонентов данного семейства. Заданное по умолчанию напряжение источника питания для компонентов ТТЛ (и совместимых с ними CMOS) составляет 5,0 В.

Источники питания для TTL/CМОS

.subckt DIGIFPWR AGND

+ optional: DPWR=$G_DPWR DGND=$G_DGND

+ params: VOLTAGE=5.0v REFERENCE=0v

VDPWR DPWR DGND {VOLTAGE}

R1 DPWR AGND 1MEG

VDGND DGND AGND {REFERENCE}

R2 DGND AGND 1MEG

.ends

Форма выходного напряжения для моделей компонентов и подсхем I/O

Форма выходного напряжения моделей I/O

.model IC_STM uio (

+ drvh= 0 drvl = 0

+ DtoA1 = "DtоA_SТМ" DtoA2 = "DtoA_STM"

+ DtoA3 ="DtoA_STM" DtoA4 = "DtoA_STM"

+ DIGPOWER="DIGIFPWR"

.model IO_STM_OC uio (

+ drvh = 1MEG drv1 = 0

+ DtoA1="DtoA_STM_OC"

+ DtoA3 = "DtoA_STM_OC"

+ DIGPOWER= "DIGIFPWR"

DtoA2="DtoA_STM_OC"

DtoA4="DtoA_STM_ОС"

Форма выходного напряжения подсхем DtoA

.subckt DtoA_STM D A DPWR DGND

+ params: DRVL=0 DRVH=0 CAPACITANCE=1

N1 A DGND DPWR DINSTM DGTLNET=D IO_STM

C1 A DGND {CAPACITANCE+0.1pF}

.ends

Форма выходного напряжения подсхем DtoA с открытым коллектором

.subckt DtoA_STM_OC + params: DRVL=0

D A DPWR DGND DRVH=0 CAPACITANCE=1

N1 A DGND DPWR DINSTM_OC DGTLNET = DIO_STM_OC

C1 A DGND {CAPACITANCE + 0.1pF}

.ends

Форма выходного напряжения цифровых моделей I/O

Мы используем по умолчанию сопротивление 0,5 Ом и время переключения 500 пс при условии, что это будет «мощный» источник сигнала с «быстрым» временем переключения для большинства систем, которые используют эту библиотеку. Измените значения параметров tsws, rlow и rhi, если считаете, что они должны быть другими для вашей системы.

.model DINSTM dinput (

+ s0name = "0" s0t s0rlo=.5 s0rhi=1k

+ s1name="1" s1tsw=0.5ns s1rlo=1k s1rhi=.5

+ s2name="X" s2tsw=0.5ns s2rlo=0.429 s2rhi=1.16; 313ohm, 1.35v

+ s3name="R" s3tsw=0.5ns s3rlo=0.429 s3rhi=1.16; 313ohm, 1.35v

+ s4name="F" s4tsw=0.5ns s4rlo=0.429 s4rhi=1.16; 313ohm, 1.35v

+ s5name="Z" s5tsw=0.5ns s5rlo=1MEG s5rhi = 1MEG

+ )

.model DINSTM ОС dinput (

+ s0name="0" s0tsw=0.5ns s0rlo=.5 s0rhi=1k

+ s1name="1" s1tsw=0.5ns s1rlo=1MEG s1rhi=1MEG

+ s2name="X" s2tsw=0.5ns s2rlo=0.429 s2rhi = 1.16; .313ohm, 1.35v

+ s3name="R" s3tsw=0.5ns s3rlo=0.429 s3rhi=1.16; .313ohm, 1.35v

+ s4name="F" s4tsw=0.5ns s4rlo=0.429 s4rhi=1.16; .313ohm, 1.35v

+ s5name="Z" s5tsw=0.5ns s5rlo=1MEG s5rhi=1MEG

+ )

Модели по умолчанию и модели подсхем I/O по умолчанию

.model IO_DFT uio (

+ drvh = 50 drvl = 50

+ AtoD1 = "AtoD_STD" AtoD2 ="AtoD_STD_Nx"

+ AtoD3 = "AtoD_STD" AtoD4="AtoD_STD_fX"

+ DtoA1 = "DtoA_STD" DtoA2="DtoA_STD"

+ DtoA3 = "DtoA_STD" DtoA4="DtoA_STD"

+ DIGPOWER="DIGIFPWR"

.model IO_DFT_OC uio (

+ drvh=1MEG drvl=50

+ AtoD1="AtoD_STD" AtoD2="AtoD_STD

+ AtoD3="AtoD_STD" AtoD4="AtoD_STD"

+ DtoA1 ="DtoA_STD_ОС" DtoA2 = "DtoA_STD_OC"

+ DtoA3 ="DtoA_STD_ОС"

+ DtoA4 = "DtoA_STD_OC"

+ DIGPOWER="DIGIFPWR"

+ )

Форма для подсхемы AtoD по умолчанию

. subckt AtoDDEFAULT A D DPWR DGND

+ params: CAPACITANCE=0

A DGND D074 DGTLNET=D IO_DFT

. ends

Форма для подсхемы DtoA по умолчанию

.subckt DtoADEFAULT D A DPWR DGND params: DRVL=0 DRVH=0 CAPACITANCE=0

N1 A DGND DPWR DIN74 DGTLNET=D IO_DFT

C1 A DGHD {CAPACITANCE=0.1pF}

.ends

Семейство 74/54 (стандартные микросхемы TTL) 7400 модели I/O

.model 10 STD uio (

+ drvh= 96.4 drvl = 104

+ AtoD1 ="AtoD_STD" AtoD2="AtoD_STD_NX"

+ AtoD3="AtoD_STD" AtoD4="AtoD_STD_NX"

+ DtoA1="DtoA_STD" DtoA2 ="DtoA_STD"

+ DtoA3="DtoA_STD" DtoA4="DtoA_STD"

+ tswhl1=1.373ns tswlh1=3.382ns

+ tswhl2=1.346ns tswlh2=3.424ns

+ tswhl3=1.511ns tswlh3=3.517ns

+ tswhl4=1.487ns tswlh4=3.564ns

+ DIGPOWER="DIGIFPWR"

+ )

.model IO_STD_ST uio (

+ drvh=96.4 drvl=104

+ AtoD1="AtoD_STD_ST" AtoD2="AtoD_STD_ST"

+ AtoD3="AtoD_STD_ST" AtoD4="AtoD_STD_ST"

+ DtoA1="DtoA_STD" DtoA2 ="DtoA_STD"

+ DtoA3="DtoA_STD" DtoA4="DtoA_STD"

+ tswhl1=1.373ns tswlh1=3.382ns

+ tswhl2=1.346ns tswlh2=3.424ns

+ tswhl3=1.511ns tswlh3=3.517ns

+ tswhl4=1.487ns tswlh4=3.564ns

+ DIGPOWER="DIGIFPWR"

+ )

.model 10 STD ОС uio (

+ drvh = 1MEG drv1 = 104

+ AtoD1="AtoD_STD" AtoD2="AtoD_STD_NX"

+ AtoD3="AtoD_STD" AtoD4="AtoD_STD_NX"

+ DtoA1="DtoA_STD_OC" DtoA2="DtoA_STD_OC"

+ DtoA3="DtoA_STD_OC" DtoA4="DtoA_STD_OC"

;tsw values measured with 33 0 ohm pull up

+ tswhl1=2.617ns tswlh1=1.432ns

+ tswhl2=2.598ns tswlh2=1.460ns

+ tswhl3=2.747ns tswlh3=1.589ns

+ tswhl4=2.732ns tswlh4=1.615ns

+ DIGPOWER="DIGIFPWR"

+ )

7400 стандартная подсхема AtoD

.subckt AtoD STD A D DPWR DGND params; CAPACITANCES

CO A DGND D074 DGTLHET IO_STD

C1 A DGND {CAPACITANCE=0.1pF}

DO DGND a D74CLMP

D 1 2 D74

D2 2 DGND D74

R1 DPWR 3 4k

Q1 1 3 A 0 Q74 ; substrate should be DGND

.ends

.subckt AtoD_STD_NX A D DPWR DGND params: CAPACITANCE = 0

CO A DGND D074_NX DGTLNET = D IO_STD

C1 A DGND {CAPACITANCE+0.1pF}

D0 DGND a D74CLMP

D1 1 2 D74

D2 2 DGND D74

R1 DPWR 3 4k

Q1 1 3 A 0 Q74 ; substrate should be DGNC

.ends

7400 стандартная подсхема DtoA

.subckt DtoA_STD D A DPWR DGND

+ params: DRVL=0 DRVH=0 CAPACITANCE=0

M1 A DGND DPWR DIH74 DGTLNET=DIO_STD

C1 A DGND {CAPACITANCE=0.1pF}

.ends

7400 подсхема DtoA с открытым коллектором

.subckt DtoA_STD_OC D A DPWR DGND

+ params: DRVL=0 DRVH=0 CAPACITANCE=0

N1 A DGND DPWR DIN74_ОС DGTLNET=D IO_STD_OC

C1 A DGND {CAPACITANCE=0.1pF}

.ends

7400 Модели цифровых входов/выходов (I/O)

.model DIN74 dinput (

+ s0name="0" s0tsw=3.5ns s0rlo=7.13 s0rhi = 389 ; 7ohm, 0.09v

+ s1name ="1" s1tsw=5.5ns s1rlo = 467 s1rhi = 200; 140ohm, 3.5v

+ s2name="X" s2tsw=3.5ns s2rlo=42.9 s2rhi = 116 ;31.3011m, 1.35v

+ s3name="R" s3tsw=3.5ns s3rlo=42.9 s3rhi = 116 ; 31.3ohm, 1.35v

+ s4name="F" s4tsw=3.5ns s4rlo=42.9 s4rhi=116 ; 31.3ohm, 1.35v

+ s5name="Z" s5tsw=3.5ns s5rlo=200K s5rhi=200K

+ )

.model DIN74_OC dinput (

+s0name="0" s0tsw=3.5ns s0rlo=7.13 s0rhi=389 ; 7ohm, 0.09v

+ s1name="l" s1tsw=5.5ns s1rlo=200K s1rhi=200K

+ s2name="X" s2tsw=3.5ns s2rlo=42.9 s2rhi = 116 ;31.3ohm, 1.35v

+ s3name="R" s3tsw = 3.5ns s3rlo = 42.9 s3rhi = 116; 31.3011m, 1,35v

+ s4name="F" s4tsw = 3.5ns s4rlo = 42.9 s4rhi = 116 ; 31.3ohm, 1.35v

+ s5name="Z" s5tsw=5.5ns s5rlo=200K s5rhi=200K

+ )

.model D074 doutput (

+ s0narae="X" s0vlo = 0 .8 s0vhi=2.0

+ s1name="0" s1vlo = -1.5 s1vhi = 0.8

+ s2name="R" s2vlo=0.8 s2vhi = 1.4

+ s3name="R" s3vlo=1.3 s3vhi=2.0

+ s4name="X" s4vlo=0.8 s4vhi=2.0

+ s5name="1" s5vlo=2.0 s5vhi=7.0

+ s6name="F" s6vlo=1.3 s6vhi=2.0

+ s7name="F" s7vlo=0.8 s7vhi=1.4

+ )

.model D074_NX doutput (

+ s0name = "0" s0vlo=-1.5 s0vhi = 1.35

+ s2name = "1" s2vlo=1.35 s2vhi = 7.0

+ )

.model D074_ST doutput (

+ s0name="0" s0vlo=-1.5 s0vhi = 1.7

+ s1name="1" s1vlo=0.9 vhi = 7.0

+ )

Модели компонентов ТТЛ

Эти значения параметров взяты из книги Hodges, David A., and Horace G. Jackson, 1983, Analysis and Design of Digital Integrated Circuits, New York: McGraw-Hill, p. 301.

model D74 d (

+ is = 1e-16 rs = 25 cjo = 2pf

+ )

-model D74S d (

+ is = 1e-12 vj =.7 rs=25 cjo=2pf

+ )

.model D74CLMP d (

+ is=1e-15 rs = 2 cjo=2pf

+ )

.model D74SCLMP d (

+ is = 1e-11 vj =.7 rs=2 cjo=2pf

+ )

.model Q74 npn (

+ ise = 1e-16 isc = 4e-16

+ bf = 49 br=.03

+ cje=1pf cjc=.5pf

+ cjs=3pf vje=0.9v

+ vjc = 0.8v vjs = 0.7v

+ mje=0.5 mjc = 0.33

+ mjs = 0.33 tf = 0.2ns

+ tr=10ns rb = 50

+ rc = 20

+ )

.model Q74S npn (

+ ise=1e-16 isc=4e-1

+ bf=49 br=33

+ cje=1pf cjc=.5pf

+ cjs=3pf vje = 0.9v

+ vjc=0.8v vjs=0.7v

+ mje=0.5 mjc = 0.33

+ mjs = 0.33 tf=0.2ns

+ tr=10ns rb = 50

+ rc = 20

+ )

74S11 Три 3-входовых положительных И

Источник: The TTL Data Book, Vol. 2, 1985, Texas Instruments.

.subckt 74S11 А В С Y

+ optional: DPWR=$G_DPWR DGND=$G_DGND

+ params: MNTYMXDLY=0 IO_LEVEL=0

U1 and(3) DPWR DGND

+ А В С Y

+ D_S11 IO_S MNTYMXDLY={MNTYMXDLY} IO_LEVEL={IO_LEVEL}

.ends

Примечание: В этом приложении приведены далеко не все устройства, имеющиеся в файле EVAL.LIB.





 


Главная | В избранное | Наш E-MAIL | Добавить материал | Нашёл ошибку | Наверх